(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-332545

(P2000-332545A)

(43)公開日 平成12年11月30日(2000.11.30)

(51) Int.Cl.7

體別記号

ΡI

テーマコード(参考)

H03F 1/56

H04B 1/18

H03F 1/56 H04B 1/18 5J091

B 5K062

C

審査請求 未請求 請求項の数4 OL (全 11 頁)

(21)出願番号

特願平11-140014

(22)出顧日

平成11年5月20日(1999.5.20)

(71)出顧人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 高木 光太郎

東京都品川区北品川6丁目7番35号ソニー

株式会社内

(74)代理人 100110319

弁理士 根本 恵司 (外1名)

Fターム(参考) 5J091 AA04 AA51 CA36 CA75 FA18

HA09 HA25 HA29 HA33 KA68

SA01 SA13 TA01 TA02

5K062 ACO2 BAO2 BF05


(54) 【発明の名称】 低雑音増幅器回路

(57)【要約】


【課題】 低雑音増幅器 (LNA) 回路をLSI内部に 構成する場合にピン数を減らし回路構成を簡素化する。 徴弱入力時に設定したインピーダンスを強力入力時に補 償し、回路の切換えによるRF信号の入出力損失を抑え る。

【解決手段】 LNA1とその入出力間を導通するSW 1、SW2を同一のICチップ内に設け、これに、入、出力マッチング回路2、3、インピーダンスの補償回路4を付加的に設ける。この構成によりICチップのピン数は3個でよい。微弱入力時に入、出力マッチング回路2、3の常数を設定してインピーダンスの整合を図り、強力入力時の回路切換時には、先の整合を補償回路4で補償し、RF信号の入出力損失を抑える。この補償は、LNA1、入、出力マッチング回路2、3等により構成される並列回路のインピーダンスが受信信号帯域において共振するよう補償回路4の常数を設定して行う。

(A)



(B)



【特許請求の範囲】

【請求項1】 入力マッチング回路と低雑音増幅器と出 カマッチング回路とを縦列接続し、前記低雑音増幅器の 入出力間に該低雑音増幅器の入出力間を導通するスイッ チと、該スイッチに接続しインピーダンスを補償する回 路を備えた低雑音増幅器回路であって、前記スイッチ を、前配低雑音増幅器の入出力間に直列に接続した二つ のスイッチとし、該スイッチを互いに接続する接合部と 接地間に前記補償回路を設けたことを特徴とする低雑音 增幅器回路。

【請求項2】 入力マッチング回路と低雑音増幅器と出 カマッチング回路とを縦列接続し、前記低雑音増幅器の 入出力間に該低雑音増幅器の入出力間を導通するスイッ チと、該スイッチに接続しインピーダンスを補償する回 路を備えた低雑音増幅器回路であって、前記スイッチ を、前記低雑音増幅器の入出力間を導通する第1のスイ ッチ、及び該第1のスイッチから接地に至る第2のスイ ッチの二つとし、該第2のスイッチと接地間に前記補償 回路を設けたことを特徴とする低雑音増幅器回路。

【請求項3】 前記低雑音増幅器と前記スイッチとを同 ーチップ内に設け、該チップに、前記入力マッチング回 路と前記出力マッチング回路と前記補償回路を付加的に 設けたことを特徴とする請求項1又は2記載の低雑音増 幅器回路。

【請求項4】 前記低雑音増幅器が動作、前記スイッチ が非導通して補償回路が分離されるとき、前記入力マッ チング回路と前記出力マッチング回路は、前記低雑音増 幅器の動作時の入出力インピーダンスと、前記スイッチ の非導通時のインピーダンスが並列接続されたインピー ダンスをそれぞれ見込むインピーダンスが、伝送回路の 30 特性インピーダンスに整合するように、その常数を設定 し、前記低雑音増幅器が非動作、前記スイッチが導通し て補償回路が接続されるとき、該補償回路は、該補償回 路と前記入力マッチング回路と前記出力マッチング回路 と非動作時の低雑音増幅器により構成される並列回路の インピーダンスが、受信信号帯域において共振するよう ほ、その常数を設定したことを特徴とする請求項1乃至 3 記載の低雑音増幅器回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、低雑音増幅器 (以 下、LNAという。)回路に関し、より詳細には、RF 入力の信号電力が小さいときは、RF入力をLNAで増 幅し、RF入力が一定値以上の大電力のときは、スイッ チによりLNAの入出力間を導通する、即ちLNAをス ルーするLNA回路に関する。

[0002]

【従来の技術】符号分割多元接続(CDMA)方式等の 受信系において、希望信号や妨害信号のRF入力電力が ぐために、ある一定値以上のRF入力が受信機入力端に 加えられた時、LNAを経由する代りにLNAの入出力 間をスイッチで導通するスルー回路を通過するようにす ることが知られている(例えば、特開平10-8430 0 号公報)。

【0003】図10は、従来のLNA回路の回路構成図 で、図中、31はLNA、32は入力マッチング回路、 33は出力マッチング回路、SW1~SW4は半導体回 路により構成されるスイッチである。LNA31とスイ 10 ッチSW1~SW4は、LSI等のチップ (図10の破 線) 内に構成され、そのノードがICピンP1~P6と して、入力マッチング回路32、出力マッチング回路3 3等と接続される。

【0004】受信機へのRF入力の信号電力が小さい時 には、RF入力信号は、スイッチSW1及びSW2を導 通、スイッチSW3、SW4を非導通、LNA31のバ イアス電源をONとすることにより、LNA31で増幅 し、RF出力から後段へ入力する。

【0005】RF入力の信号電力が大きくなると、LN A31及び後段で扱う信号電力が増大するため、各回路 で歪みが発生し、受信性能劣化の原因となる。そこで、 このような時には、RF入力信号は、スイッチSW1及 びSW2を非導通、LNA31のバイアス電源をOFF とし、スイッチSW3及びSW4を導通することによ り、スイッチSW3、SW4を通過させる。このことに より、RF入力信号はLNA31を介さずに後段へと受 け渡される結果、LNA31における歪みは解消し、さ らに、後段への信号レベルがLNA31を介した時より も低くなるため、後段での歪みも解消する。なお、入、 出力マッチング回路32、33はLNA31に使用する トランジスタの入出力インピーダンスを50Qに整合さ せるために使用する。

【0006】図11は他の従来のLNA回路の回路構成 図を示し、図10と異なる点は、スルー回路のスイッチ をスイッチSW3のみとした点であり、スイッチSW4 を省略することにより回路の簡略化とスルー時の挿入損 失の軽減化を図ったものである。LNA回路の動作は図 10のそれと同じである。

【0007】これらのLNA回路において、RF入力の 40 信号電力が一定値以上のレベルに達する場合、スイッチ SW1及びSW2の非導通とともにLNA31のパイア ス電源がOFFとなるため、この段でそれまで得ること のできたゲインは、スイッチSW3及びSW4(図1 0)、またはスイッチSW3(図11)の通過損失分に 置き換わり、後段への信号レベルがLNA動作時より低 くなるために、LNA31ばかりでなく後段で発生する 歪を抑制する効果がある。また、LNA31の入出力間 をスルーするときはLNA31は使用しないので、その パイアスをOFFとして、LNA31に余分なDC電流 大きい時、LNA及びLNAの後段で信号が歪むのを防 50 が流れないようにする。こうすることによって受信端末

の低消費電力化を実現し、バッテリー使用時間を延長す ることができるものである。

[0008]

【発明が解決しようとする課題】しかしながら、これら の回路は以下のような問題点がある。即ち、(1)スイ ッチSW1、SW2等のスイッチは、通常、半導体デバ イスが使用され、FETが一般的である。また、LNA 31の入、出力マッチング回路32、33はインダクタ や容量等の受動素子で構成される。前述のように入、出 カマッチング回路32、33はLNA31に使用するト ランジスタの入出力インピーダンスを50Ωに整合する ために構成するもので、その構成素子の損失はできるだ け低いものが望ましい。このため、入、出力マッチング 回路32、33に使用するインダクタと容量は、IC内 部では実現できず、外部回路となる。つまり、LNA3 1と、SW1、SW2等を同一のICチップ内に収めよ うとすると、図10、11のP1~P6で示す各ノード が I C ピンとして必要となり、そのピンの数は合計 6 ピ ンにも及ぶ。一般にICのコストは、ピン数が多いほど 高く、従って従来回路はLSI化のためのコストが高い 20 ものになる。

【0009】(2)また、このようなLNA回路の配線 を一つのICの周辺で行うことは、そのICを搭載する プリント基板の配線を著しく複雑なものとし、更に配線 の複雑化は携帯端末のプリント基板スペースの増大、回 路性能の劣化、回路構成の複雑化を招く。

【0010】(3) RF入力の信号電力が小さく、LN A31のバイアス電源がONしている時に、スイッチS W1及びSW2の挿入による入出力損失が発生する。こ の微弱入力の時は、小さい電力の信号をLNA31で増 30 幅しなければならないが、スイッチSW1、SW2の損 失分だけ何もない時に比べて増幅度が低下する。特に、 入力側のスイッチSW1はその損失分が直接NF (ノイ ズフィギュア)の悪化量と等しくなり、受信性能を劣化 させる。また、LNA31の入出力インピーダンスによ る入出力損失が生じる。

【0011】(4) これを避けるために、スイッチSW 1とSW2を省略することが考えられるが、その場合、 今度は入力が大きくなりスイッチSW3及びSW4 (図 10)、又はSW3(図11)を導通する時に、これら 40 スイッチにLNA31に使用しているトランジスタ及び 入、出力マッチング回路32、33が接続されたままに なるため、インピーダンスによるミスマッチングロスが 発生し、スイッチSW3及びSW4、又はスイッチSW 3の挿入による入出力損失だけの場合に比べてはるかに 大きな損失になる。その結果、入力信号電力が非常に大 きい場合を除いて、後段への信号レベルが低くなりすぎ て、正常な受信ができなくなる。

【0012】本発明は、上述の実情に鑑みてなされたも

くしてLSIを搭載するプリント基板の配線並びに回路 構成を簡素化するとともに、入力信号が微弱な場合、入 出力マッチング回路の常数により動作時のLNAや非導 通時のスイッチを見込むインピーダンスの整合をとり、 入力信号が強力な場合、前記常数により設定されたイン ピーダンスの整合を補償回路により補償して入力信号の 入出力損失を防ぐLNA回路を提供するものである。 [0013]

【課題を解決するための手段】請求項1の発明は、入力 マッチング回路と低雑音増幅器と出力マッチング回路と を縦列接続し、前記低雑音増幅器の入出力間に該低雑音 増幅器の入出力間を導通するスイッチと、該スイッチに 接続しインピーダンスを補償する回路を備えた低雑音増 幅器回路であって、前記スイッチを、前記低雑音増幅器 の入出力間に直列に接続した二つのスイッチとし、該ス イッチを互いに接続する接合部と接地間に前記補償回路 を設けたことを特徴とする。

【0014】請求項2の発明は、入力マッチング回路と 低雑音増幅器と出力マッチング回路とを縦列接続し、前 記低雑音増幅器の入出力間に該低雑音増幅器の入出力間 を導通するスイッチと、該スイッチに接続しインピーダ ンスを補償する回路を備えた低雑音増幅器回路であっ て、前記スイッチを、前記低雑音増幅器の入出力間を導 通する第1のスイッチ、及び該第1のスイッチから接地 に至る第2のスイッチの二つとし、該第2のスイッチと 接地間に前記補償回路を設けたことを特徴とする。

【0015】請求項3の発明は、請求項1又は2記載の 低雑音増幅器回路において、前記低雑音増幅器と前記ス イッチとを同一チップ内に設け、該チップに、前記入力 マッチング回路と前記出力マッチング回路と前記補償回 路を付加的に設けたことを特徴とする。

【0016】請求項4の発明は、請求項1乃至3記載の 低雑音増幅器回路において、前記低雑音増幅器が動作、 前記スイッチが非導通して補償回路が分離されるとき、 前記入力マッチング回路と前記出力マッチング回路は、 前記低雑音増幅器の動作時の入出力インピーダンスと、 前記スイッチの非導通時のインピーダンスが並列接続さ れたインピーダンスをそれぞれ見込むインピーダンス が、伝送回路の特性インピーダンスに整合するように、 その常数を設定し、前記低雑音増幅器が非動作、前記ス イッチが導通して補償回路が接続されるとき、該補償回 路は、該補償回路と前記入力マッチング回路と前記出力 マッチング回路と非動作時の低雑音増幅器により構成さ れる並列回路のインピーダンスが、受信信号構域におい て共振するように、その常数を設定したことを特徴とす

[0017]

【発明の実施の態様】図1(A)は、本発明の実施例を 説明するためのLNA回路の回路構成図で、図中、1は ので、LNA回路をLSIで構成するときピン数を少な 50 LNA、2は入力マッチング回路、3は出力マッチング

回路、4は入出力インピーダンスの不整合を補償する補 償回路、SW1、SW2は半導体回路で構成されるスイ ッチである。LNA1とスイッチSW1、SW2は、L SI(図1(A)破線内)で構成し、それらのノードに 対応するピンP1~P3に他の回路部品を外部部品とし て接続する。

【0018】即ち、入、出力マッチング回路2、3を、 それぞれピンP1、P2に接続し、スイッチSW1、S W2をLNA1の入出力間にLNA1をスルーするよう W1、SW2を互いに接続するノードのピンP3と接地 間にLSIの外部部品として付加的に設ける。

【0019】RF入力の信号電力が低いときは、LNA 1のパイアスがON、スイッチSW1及びSW2は非導 通となるので、RF入力はLNA1で増幅され、その 後、RF出力として後段へ入力される。入力マッチング 回路2は、LNA1の入力側を見込んだインピーダンス をそれ以前の段のインピーダンスと等しくすることによ り、信号の伝送損失を最小にするために挿入する。ま た、同様に、出力マツチング回路3も、LNA1の出力 側を見込んだインピーダンスを、それ以後の段のインピ ーダンスと等しくすることにより信号の伝送損失を最小 にするために挿入する。

【0020】一般にRF回路の場合、伝送線路の特性イ ンピーダンスは500であるため、各回路の入出力イン ピーダンスも50Ωになるようにマッチング回路を挿入

【0021】図2は、LNA1に入、出力マッチング回 路2、3が有る場合と無い場合について、850MHz におけるパイポーラトランジスタを使用したLNA1の 入力及び出力インピーダンスを、バイアス電流、即ちコ レタタ電流が流れている時と流れていない時についてそ れぞれスミス線図表示したもので、後述する図9のLN A回路をRFシュミレータによりシュミレーションして 得たものである。

【0022】陸上移動体通信で使用される周波数帯、即 ち数百MHzから2.2GHzにおける一般的な半導体 素子即ちトランジスタの入出力インピーダンスは、容量 性インピーダンスとなる。図1(A)において、入力信 号電力が小さい場合、LNA1のバイアスはONとなっ ており、LNA1を構成するトランジスタのコレクタに は電流が流れているため、入出力インピーダンスはそれ ぞれ、図2(A)のA及びBで示した値をとる。この場 合も、入出力インピーダンスは共に容量性であることが 分かる。従って、入出力インピーダンスを抵抗性 5 0 Ω に整合するための回路が必要になってくる。こうして設 けるようにしたのが、図1の入、出力マツチング回路2 及び3である。

【0023】図1(B)は、LNA1の入出力インピー

例を示す図で、図中、コンデンサC1及びインダクタL 1により構成される受動素子回路が入力マッチング回路 2、コンデンサC2及びインダクタL2より構成される。 受動素子回路が出力マッチング回路 3 に相当する。

【0024】これらの入、出力マッチング回路2、3を LNA1の前後に挿入し、その常数を、LNAが動作、 SW1、SW2が非導通で補償回路が分離された状態に おいて、LNA動作時の入出力インピーダンスと、SW 1、SW2非導通時のインピーダンスの並列接続された 直列に配置し、補償回路4を、これら二つのスイッチS 10 インピーダンスとをそれぞれ見込むインピーダンスが5 O Dになるように設定する。この設定によりLNA1の 入力側を見込んだインピーダンスは、図2(A)に示す Aから図2(B)に示すA'になり、ほぼ50Qに整合 する。同様に、LNA1の出力側を見込むインピーダン スは、図2(A)に示すBから図2(B)に示すB'に なり、こちらもほぼ50Ωに整合する。

> 【0025】RF入力の信号電力が大きくなると、図1 (A) のスイッチSW1及びSW2は導通となり、RF 入力信号はLNA1を介さずにスイッチSW1及びSW 2の回路を経て後段へ渡される。この時、使用しないし NA1のバイアスはOFFし、余分な電力を消費しない ようにする。ここで、RF入力信号は入、出力マッチン グ回路2、3及びLNA1のトランジスタの入出力イン ビーダンスが接続されたまま、スイッチSW1及びSW 2を介して出力されることになる。

> 【0026】この時、LNA1のバイアスがOFFとな っているので、その入出力を見込むインピーダンスはそ れぞれ図2(A)のC及びDに示すインピーダンスとな る。これは、同図A及びBに示すバイアスONにおける 入出力インピーダンスと著しく異なる。つまり、バイア スONにおいて常数を設定した入、出力マッチング回路 が挿入されたままになっていると、LNA1の入出力を 見込むインピーダンス即ち図1(A)のRF入力及びR F出力を見込むインピーダンスは50Qにはならず、そ の入出力インピーダンスは図2(B)のC'及びD'の ようになってしまう。このことにより、ミスマッチング ロスが発生し、RF入力からRF出力の間で入出力損失 が生じることになる。

【0027】この入出力損失は補償回路4により解消さ 40 れる。図1 (A) に示したように、補償回路 4 は LNA 1をスルーする時のみに入出力インピーダンスに影響を 与える。LNA1が動作している時はスイッチSW1及 びSW2は非導通なので、補償回路4は分離され、入、 出力のマッチング回路1、3には影響を与えない。図1 (B) は、LNA1の前後に挿入する入、出力マッチン グ回路2、3及びLNA1の非動作時に挿入する補償回 路4の実回路例であり、補償回路4はコンデンサC3か らなる受動回路素子で構成する。

【0028】ここで、補償回路4について述べる。スイ ダンスを50Ωにするための入、出力マッチング回路の 50 ッチSW1及びSW2が導通即ちLNA1をスルーする

時、LNA1は非動作で、その入出力インピーダンスが 図2(A)のC及びDとなっている時のLNA1用のト ランジスタは、図3に示す等価回路で近似することがで きる。このトランジスタの等価回路を図1 (A) の回路 に当てはめたものが図4(A)であり、この回路がLN A1をスルーした時の全等価回路を表わしている。

【0029】いま簡略のために、スイッチSW1及びS W2における損失がない、即ちON抵抗がゼロΩの状態 で考えると、回路中、コンデンサCi、Co、C3、イ されることになる。更に簡略のために、抵抗を除くこれ らの受動素子の無負荷Qが無限大であると仮定すると、 コンデンサCi、Co、C3、インダクタL1、L2で 構成される並列共振回路は、その共振周波数で以下に示 す共振周波数10を持ち、そのインピーダンスは無限大 である。

 $f 0 = 1 / 2 \pi \sqrt{LC}$

ここで、L=L1L2/(L1+L2) またC=Ci+C0+C3である。

用周波数に等しいか、あるいはそれに近い周波数になれ ば、等価回路は図4 (B) の破線内に示す回路で表示す ることができるようになる。図4 (B) から明らかなよ うに、RF入出力間で信号の入出力損失となりうる素子 はRiとRoそれにC1及びC2だけとなり、LNA1 のパイアスがON時の入出力インピーダンス整合のため に挿入されている入、出力マッチング回路2、3の影響 を最小限に抑えることが可能となる。

【0031】図2(A)C及びDに示す入出力インピー ダンスから、LNAのバイアスOFF時の抵抗成分即ち Ri及びRoは、バイアスON時のそれより大きく、入 出力損失には大きな影響を与えにくいことが明白であ る。従って、補償回路4として挿入されたコンデンサC 3の値を上記共振回路の共振周波数が受信周波数近辺に なるような常数に設定することにより、LNA1のスル 一時の入、出力マッチング回路2、3とLNA1のOF F 時の入出力インピーダンスによるミスマッチングロス を最小限に抑えることが可能となる。

【0032】既述したように、図2(B)に示すC'及 びD'は、それぞれ、このコンデンサC3による補償回 40 路無しの場合の入出力インピーダンスを示す。これに対 して、同図E及びFはコンデンサC3による補償回路が ある場合の入出力インピーダンスである。

【0033】図5は、LNA回路の入出力特性を示す図 で、850MHzにおけるLNAの利得、LNAがOF F時の補償回路が無い場合と有る場合の入出力損失を示 す。LNAがOFF時、ミスマッチングロスの補償をし ない場合の入出力間の損失は、利得約15 d Bに比して 約6dBもの大きな値となり、逆に、入力信号電力が過

レベルが足らなくなり受信性能劣化が引き起こされるこ とになる。これに対して補償回路有りのときの入出力損 失は約1.4 d B に改善されていることが分かる。

【0034】図6は、本発明の他の実施例を説明するた めのLNA回路の回路構成図で、図中、図1と同じ構成 部品には同じ参照番号を付し説明を省略する。この回路 構成では、LNA1の入出力間のスルー回路にLNA1 の入出力をショートする第1のスイッチSW2と、この 第1のスイッチSW2の入力部に接地に至る第2のスイ ンダクタL1、L2、抵抗Ri、Roはすべて並列接続 10 ッチSW1とを同一チップ内(図 6 (A)の破線内)に 設け、該チップに、LNA1の入力部と出力部にそれぞ れ入力マッチング回路2と出力マッチング回路3と、第 2のスイッチSW1と接地間に入出力インピーダンスを 補償する回路4を外部部品として付加的に設ける。

【0035】この回路構成において、RF入力信号電力 が低い時には、LNA1が動作、スイッチSW1及びS W2が非導通となり、RF信号はLNA1で増幅された 後、RF出力から後段へ入力される。この時、入出力間 の回路接続は、RF入力→入力マッチング回路 2→LN 【0030】従って、共振周波数 f 0が携帯無線機の使 20 A 1→出力マッチング回路 3→R F 出力となっていて、 これは図1 (A) に示す接続と等価である。

> 【0036】RF信号入力が大きくなると、LNA1の パイアスをOFFし、スイッチSW1及びSW2は共に ˜導通にする。こうすることにより、スイッチSW2一つ のみでLNA1の入出力間をスルーすると共に、スイッ チSW1により既述した補償回路4を挿入することが可 能となる。簡略のためにスイッチSW1及びSW2の挿 入による入出力損失が無い、即ちスイッチSW1及びS W2のON抵抗がOQであると仮定すると、この時の接 統は図1(A)と等価になる。図6(B)は図6(A) の回路構成の実回路例を示す。図6のLNA回路におい ても図1のそれと同じ態様で、入、出力マッチング回路 2、3や補償回路4の常数を設定することにより、同様 の作用効果が得られる。

【0037】次にLNA回路の導通(スルー)制御につ いて述べる。図7は、LNA動作・入出力非導通の状態 と、LNA非動作・入出力導通(スルー)状態を切り換 えるための機能を含んだ受信系回路全体の構成を示す図 である。

【0038】RF入力(受信)信号は、高周波帯域濾波 器(以下、IF BPFという。) 5により帯域外の妨 害信号などを除去した後に、入力マッチング回路2、L NA1、出力マッチング回路3、または補償回路4、ス イッチSW1及びSW2により構成されるLNA回路を 介しRF BPF6に入力される。RF BPF6でRF BPF5と同様に、無線システムで使用するRF 帯域 外の妨害信号を除去し、混合器7に入力する。RF入力 信号は混合器 7 において局部発振器 8 からの局部発振信 号と混合され、その出力に中間周波帯域濾波器 IF B 大でもなく微少でもない中入力電力の時に後段への信号 50 PF9を挿入することにより希望信号近傍の妨害信号等

を除去し、中間周波信号(以下、IF信号という。)を 得る。

【0039】このIF信号はIF AGC増幅器10に 入力され、後段のAD変換器12、15に入力する信号 レベルを一定に保ち、AD変換器12、15のダイナミ ツクレンジを有効に使用するようにレベルコントロール される。レベルコントロールされた IF信号は混合器 1 1及び混合器14に入力する。一方、局部発振器17よ り混合器11及び14に入力される2つの局部発振信号 は、共にその周波数が I F 信号の周波数に等しいが、お 10 互いに位相が直交するように、混合器14に入力される 局部発振信号は、π/2位相シフト回路18により位相 を回転させる。その結果、混合器11及び混合器14の 出力には、互いに直交するベースバンド信号I及びQが 現れる。

【0040】このベースバンド信号I及びQはそれぞれ AD変換器12及び15に渡されてデジタル信号に変換 され、デジタル変換されたベースバンド信号はそれぞれ 低域濾波器(以下、LPFという。) 13及びLPF1 6によってIF BPF9で充分に除去しきれなかった 妨害信号を除去する。この2つのLPF13、16はデ ジタルフィルタにて実現される。その後、ベースパンド 信号はDSP等によるいわゆるベースバンド処理を行な うベースパンド処理回路19へと渡される。このベース パンド処理回路19では、入力されたベースパンド信号 のレベルを測定する。

【0041】ベースパンド処理回路19は、前段のIF AGC10のコントロールや、LNA1のコントロー ルを行なうので、前段のLNA1がLNA動作・入出力 AGC増幅器10のゲインは既知である。また、ベー スパンド信号のレベルはIF信号のレベルと相関が有 り、IF信号のレベルはRF信号のレベルと相関が有る から、ベースパンド信号処理回路19でベースパンド信 **号レベルを測定することは結果として受信RF信号電力** を測定することと等価になる。

【0042】レベル測定の結果は図7の入力信号レベル 判定ラインに反映され、IF AGCコントロール回路 21で、AD変換器12、15の入力のIF信号レベル が一定になるようにIF AGC10のゲイン設定を し、一方、LNA ON/OFF SW ON/OFFコ ントロール回路20で、入力RF信号電力が微少な時に はLNA動作・入出力間非導通とし、入力RF信号電力 がある値以上になるとLNA非動作・入出力間導通とな るようにLNA1のバイアス及びスイッチSW1、SW 2をコントロールする。また、この切り換えレベル付近 でRF入力レベルが変化した時に、LNAプロックの切 り換えが頻繁に起こらないようにヒステリシスを持たせ る機能も、このベースバンド処理回路19は備える。

回路構成について述べる。図8は、実際のLSI内部で 図1のLNA回路を実現する場合の回路構成図で、図 中、RFin及URFoutはそれぞれ図IにおけるR F入力及びRF出力に相当し、また、コンデンサC1及 びインダクタL1からなる回路は入力マッチング回路を 構成し、コンデンサC2及びインダクタL2からなる回 路は出力マッチング回路を構成する。さらにコンデンサ C3は補償回路を構成する。これらの回路はすべてLS I外部の外付け部品である。

【0044】一方、抵抗R1~R3及びR6とトランジ スタQ4~Q8により構成される回路は直流パイアス用 回路で、抵抗R6を流れる基準電流と等しい電流がトラ ンジスタQ6とQ7からなるカレントミラー回路によっ てトランジスタQ5に流れ、さらに抵抗R1~R3及び トランジスタQ4及びQ5により構成される回路によっ て、LNA用のトランジスタQ1にトランジスタQ5に 流れる電流と等しい電流が供給される。トランジスタQ 1の入出力即ちベース端子とコレクタ端子はQ2及びQ 3からなるN-chのC MOSFETの直列回路によ り接続されている。このC MOSFETQ2及びQ3 が図1(A)のスイッチSW1及びSW2に相当する。 【0045】ここで、Cnt端子に外部から、2値の信 号を加えることによってLNAの2つのモード切り換え を実現する。 2 値の外部信号は、LNA ON/OFF SW ON/OFFコントロール回路20 (図7) から 与えられる。なお、コンデンサC5は二つのスイッチS WがONした時に、電源と接地間が直流的にショートし ないように挿入される直流カット容量で、同じく、コン デンサC6も外付けのマッチング用インダクタL1によ 非導通か、LNA非動作・入出力導通かの状態及びIF 30 ってトランジスタQ1のベースが直流的に接地されるの を防止するための直流カット容量である。

> 【0046】図8の回路の場合、入力RF信号が微少で あれば、ベースパンド処理回路19(図7)でそのレベ ルを測定し、Cnt端子にLowレベル信号即ち接地電 位に等しい電圧が印可されるようにベースバンド処理回 路19からコントロールされる。その結果、C MOS FETQ2及びQ3のゲートには抵抗R4を介して0V の直流電圧が印可される。従って、C MOSFETQ 2及びQ3は共にOFFとなり、ドレインとコレクタ間 40 のインピーダンスの絶対値は非常に高い値になり、C MOSFETQ2及びQ3からなるスイッチ回路はOF Fとなる。

【0047】一方、インバータINVから抵抗R5へと 至る接続では、インバータ出力ではH信号即ちVccに 等しい直流電圧が出力されるため、抵抗R5を介してト ランジスタQ8のベースに電流が流れ込む。その結果、 トランジスタQ8はONしてそのコレクタとエミッタ間 は直流的にショートされたのとほぼ同等の状態となるた め、抵抗R6に基準電流irefが流れる。その結果、 【0043】LNA回路をLSI内部で構成する場合の 50 Q1のLNAトランジスタにバイアス電流が流れ、LN

AトランジスタQ1は動作状態になる。以上より、LN A動作・SW非導通の状態が得られる。

【0048】C1、L1、C2、L2からなる入出力マ ッチング回路は、この状態でLNAを見込むインピーダ ンスが50Ωになるような値(常数)に設定される。従 って、入力の微少なRF信号はSWを介することなく、 かつインピーダンス不整合による入出力損失を伴うこと なくLNAにより増幅され後段へ受け渡される。

【0049】次に、入力信号がある一定の値以上になっ た時、ベースバンド処理回路19はそのレベルを測定 し、Cnt端子にHighレベル信号即ち電源電圧に等 しい電圧が印可されるようにコントロールする。その結 果、C MOSFETQ2及びQ3のゲートには抵抗R 4を介してVccに等しい直流電圧が印可される。従っ て、C MOSFETQ2及びQ3は共にONとなり、 ドレインとコレクタ間のインピーダンスは低くなり、C MOSFETQ2及びQ3からなるスイッチ回路はO Nとなる。

【0050】一方、インバータINVから抵抗R5へと 接地電位に等しい直流電圧が出力されるため、トランジ スタQ8のペース電流は流れない。その結果、トランジ スタQ8はOFFとなり、そのコレクタとエミッタ間は 直流的に開放されたのとほぼ同等の状態となるため、抵 抗R6の基準電流irefは流れなくなる。その結果、 トランジスタQ6、Q7で構成されるカレントミラー回 路にも電流が流れなくなるため、LNAトランジスタQ 1のパイアス電流も0になる。以上より、LNA用のト ランジスタ回路は非動作・SW導通の状態になる。

【0051】C MOSFETQ2のドレインとC MO 30 SFETQ3のソースの間に接続される外付け容量C3 は、これらQ2及びQ3がONしているこの状態の時 に、LNA用トランジスタQ1のペース・コレクタとG ND間に並列接続されるため、受信信号周波数帯域にお いて、インダクタL1及びL2からなる誘導成分を、L NA用トランジスタQ1がバイアス電流無しの時に有す る容量成分との並列容量の合計で打ち消す、即ち共振す るように、その容量値(常数)を設定することにより、 RF入力とRF出力の端子間で発生する入出力損失を最 小限に抑えることができる。

【0052】図9は、実際のLSI内部で図6のLNA 回路を実現する場合の回路構成図で、図中、C MOS FETQ2及びQ3が図6のスイッチSW1及びSW2 に対応する。その他の部分は、図8の構成と同等であ る。入力信号電力が微少な時は、ベースバンド処理回路 20 (図7) かちのコントロールにより、Q2及びQ3 からなるFETスイッチはOFFとなる。一方、入力電 力が一定レベルより高くなると、ベースバンド処理回路 20は、C MOSFETQ2及びQ3をONするよ う、電源電圧に等しい電位をCnt端子より供給する。

その結果、C MOSFETQ3によりLNAの入出力 間がスルーされ、C MOSFETQ2によって補償回 路C3が挿入される。

【0053】この回路をRFシミュレータでシミュレー ションした結果得られたインピーダンス及び入出力損失 等の値を図2、図5について付目する。図2(A)のA 及びBのインピーダンスは、それぞれ、図9のCnt端 子に接地電位が供給されている状態、即ちLNA動作・ 入出力非導通の状態において、入出力マッチング回路の 10 L1、L2、C1、C2をはずした時の、トランジスタ Q1のペース入力及びコレクタ出力を見込んだインピー ダンスである。図2(A)のC及びDは、Cnt端子に 電源電圧が供給されている状態、即ちLNA非動作・入 出力導通の状態における、入出力マッチング回路のし 1、L2、C1、C2をはずした時の、トランジスタQ 1のペース入力及びコレタタ出力を見込んだインピーダ ンスである。

【0054】図2 (B) のA' 及びB' は、それぞれ、 図9において入、出力マッチング回路L1、C1、L 至る接続中、インバータ出力ではLowレベル信号即ち 20 2、C2を挿入し、LNA動作・入出力非導通の状態に した時のRFin端及びRFout端を見込んだインピ ーダンスを表わしている。図2 (B) のC′ 及びD′ は、それぞれ、図9において入、出力マッチング回路L 1、C1、L2、C2を挿入し、但し、C3による補償 回路は接続せず、LNA非動作・入出力導通の状態にし た時のRFin端及びRFout端を見込んだインピー ダンスを表わしている。

> 【0055】図2 (B) のE及びFは、それぞれ、図9 において入出力マッチング回路L1、C1、L2、C2 を挿入し、かつC3による補償回路を接続して、LNA 非動作・入出力導通の状態にした時のRFin端及びR Fout端を見込んだインピーダンスをあらわしてい る。図3は既述のとおり、図9のLNA回路の入出力特 性を示し、LNA動作・入出力非導通の状態における増 幅度、コンデンサC3による補償回路は接続せず、LN A非動作・入出力導通の状態にした時の損失、コンデン サC3による補償回路を接続して、LNA非動作・入出 力導通の状態にした時の損失を示す。

[0056]

【発明の効果】請求項1に対応する効果:二つのスイッ チ数(回路数)でLNA回路を実現できるので、回路構 成を簡素化することができ、ひいては回路スペースの低 滅が可能となる。デイスクリートで回路構成を実現する 場合、携帯端末の基板スペースを最小限にとどめること ができ、低コスト化を図ることができる。また、LSI 内部で実現する場合には、スイッチ用のFETは、高周 波的なON抵抗を下げるために非常に大きなゲート幅を 必要とするが、スイッチ数の減少によりLSIのマスク 面積を大幅に削減することができることとなり、結局低 50 コスト化に寄与する。また、入力信号電力が小さい場

13

合、スイッチが信号線に直列に挿入されていないので、 入力信号はスイッチを通過することはなく、スイッチ挿 入による入出力損失やNF (ノイズフィギュア) 劣化を 防ぐとともLNAの入出力インピーダンスによる入出力 損失を防ぐことができる。更に補償回路の取付けが容易 になる。

【0057】請求項2に対応する効果:二つのスイッチ 数(回路数)でLNA回路を実現できるので、回路構成 を簡素化することができ、ひいては回路スペースの低減 が可能となる。デイスクリートで回路構成を実現する場 10 合、携帯端末の基板スペースを最小限にとどめることが でき、低コスト化を図ることができる。また、LSI内 部で実現する場合には、スイッチ用のFETは、高周波 的なON抵抗を下げるために非常に大きなゲート幅を必 要とするが、スイッチ数の減少によりLSIのマスク面 積を大幅に削減することができることとなり、結局低コ スト化に寄与する。また、入力信号電力が小さい場合、 スイッチが信号線に直列に挿入されていないので、入力 信号はスイッチを通過することはなく、スイッチ挿入に よる入出力損失やNF (ノイズフィギュア) 劣化を防ぐ 20 とともLNAの入出力インピーダンスによる入出力損失 を防ぐことができる。更に、入力信号電力が大きい場 合、信号線に直列に挿入されるスイッチは一つのみであ るので、損失は特に問題にならない。

【0058】請求項3に対応する効果:請求項1又は2の発明の効果に加えて、LNA回路をLSIで構成する場合にピン数の増加を最小限(3個)にとどめることができ、LSIの低コスト化に役立つ。また、LNA回路の配線を一つのICの周辺で行う場合、そのICを搭載するプリント基板の配線が簡単となるので、プリント基板スペースの増大化の防止や回路性能の劣化の阻止に役

立つ。

【0059】請求項4に対応する効果:請求項1乃至3の発明の効果に加えて、入力信号電力が小さい場合であって、動作状態のLNAに非動作状態のスイッチがぶら下がり補償回路が分離した状態において、LNAの入出力インピーダンスや非動作状態のスイッチのインピーダンスによる入出力損失を防ぐことができ、入力信号電力が大きくスイッチが導通した場合に、先の微少入力時に設定された常数の入力マッチング回路及び出力マッチング回路や非動作のLNAが接続したままの状態において、これら入力マッチング回路及び出力マッチング回路、非動作時のLNAの入出力インピーダンスによる入出力損失を最小限に抑えることができる。

【図面の簡単な説明】

【図1】本発明のLNA回路の回路構成図である。

【図2】LNAの入出力インピーダンスを表すスミス線 図である。

【図3】LNAの等価回路を示す図である。

【図4】本発明のLNA回路のスルー時の等価回路を示 20 す図である。

【図5】LNA回路の入出力特性を示す図である。

【図6】本発明の他のLNA回路の回路構成図である。

【図7】本発明のLNA回路の制御回路図である。

【図8】図1のLNA回路の実装回路構成図である。


【図9】図6のLNA回路の実装回路構成図である。

【図10】従来のLNA回路の回路構成図である。

【図11】従来の他のLNA回路の回路構成図である。 【符号の説明】

お記録を一つの100周辺で行う場合、その1Cを搭載 1…LNA、2…入力マッチング回路、3…出力マッチするプリント基板の配線が簡単となるので、プリント基 30 ング回路、4…補償回路、SW1、SW2、SW3、S板スペースの増大化の防止や回路性能の劣化の阻止に役 W4…スイッチ。

[図3]



[図5]

入出力特性


RF周波数	和傳*	入出力损失**	入出力损失 ^{eee}
850MF±2	15.858dB	6.078dB	1.420dB


· ·· LNA ON

** --- LNA OFF, 特債回路無し


*** ··· LNA OFF, 補價回路有り









[図4]






【図2】



入出力マッチング関路無しの時の 入出力インピーダンス (A)




入出力マッチング回路有の時の 入出力インピーゲンス (B)


D.

[図6]


(A)




(B)









[図8]



【図10】




【図11】



(11)

特開2000-332545





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS	•
Mage cut off at top, bottom or sides	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
GRAY SCALE DOCUMENTS	·
☑ LINES OR MARKS ON ORIGINAL DOCUMENT	
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE	POOR QUALITY
OTHER:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.